

北京邮电大学 2020——2021 学年第二学期

《计算机组成原理》期末考试试题 B

考试 注意 事项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。 四、学生必须将答题内容做在试卷上，做在草稿纸上一律无效。							
考试 课程	计算机组成原理			考试时间 2 小时		2021 年 8 月 25 日		
题号	一	二	三	四	五	六	七	总分
满分	20	10	30	8	10	10	12	
得分								
阅卷 教师								

一、选择填空题（每空 1 分，共计 20 分）

- 一个完整的计算机系统包括硬件和软件。软件又分为（ ）两大类。
 A.操作系统和语言处理程序 B.系统软件和应用软件
 C.操作系统和高级语言 D.低级语言程序和高级语言程序
- 存储程序的概念是冯·诺依曼提出的，在计算机发展史上具有特殊的意义，其重要意义是（ ）。
 A.节省编程时间 B.节省输入步骤
 C.提高计算机处理能力 D.保证计算机自动、连续地执行程序
- 计算机硬件能够直接执行的语言是（ ）。
 A.汇编语言 B.机器语言
 C.汇编语言和机器语言 D.高级算法语言
- 下面有关机器字长的叙述中，错误的是（ ）。
 A.机器字长是指 CPU 一次能够处理的数据的位数
 B.机器字长一般与 CPU 中寄存器的位数有关
 C.机器字长决定了数的表示范围和表示精度
 D.机器字长对计算机硬件的造价没有影响
- 下列无符号数中最小的数为（ ）。
 A.(10010110)₂ B.(63)₈ C.(1001 0110)_{BCD} D.(2F)₁₆

- 6、计算机系统中采用补码运算的目的是为了（ ）。
- A. 提高运算精度 B. 提高运算速度
C. 简化计算机设计 D. 简化高级语言程序设计
- 7、假定某数 $X = -01001010$ ，在计算机内部的表示为 10110110 ，则该数所用的编码方法是（ ）。
- A.原码 B.反码 C.补码 D.移码
- 8、假定下列字符编码中含有奇偶检验位，但没有发生数据错误，那么采用奇校验的字符编码是（ ）。
- A.1010011 B.01100110 C.00110001 D.00110101
- 9、在定点加减运算器中，无论采用双符号位还是单符号位，必须有（ ）电路，它一般用异或门来实现。
- A.译码 B.编码 C.溢出判断 D.移位电路
- 10、在主存和 CPU 之间增加 cache 的目的是（ ）。
- A.增加内存容量 B.提高内存可靠性
C.加快信息存取速度 D.增加内存容量，同时加快访存速度
- 11、在程序执行过程中，Cache 与主存的地址映射是（ ）。
- A. 程序员调度的 B. 操作系统来管理的
C. 由硬件自动完成的 D. 编译器处理的
- 12、在浮点数尾数采用原码运算时，判断结果为规格化数的条件是（ ）。
- A. 阶的符号位与尾数的符号位不同 B. 尾数的符号位与最高数值位不同
C. 尾数的符号位与最高数值位相同 D. 尾数的最高数值位为 1
- 13、以下是有关虚拟存储器益处的叙述，其中错误的是（ ）。
- A.可使多个程序有效地共享存储器 B.可以方便地进行存储保护
C.可以加快存储器访问的速度 D.使程序员编程时不受内存容量的限制
- 14、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为 5，5 号寄存器的内容为 8000H，地址为 8000H 的内存单元中的内容为 1234H，地址为 1234H 的内存单元的内容为 4568H，而 4568H 单元的内容为 88F9H，则该操作数的有效地址为（ ）。
- A.8000H B.1234H C.4568H D.88F9H
- 15、程序计数器 PC 用来存放当前指令的地址，每当执行完一条指令后，通常由程序计数器提供后继指令地址，其位数和（ ）位数相同。
- A.指令寄存器 IR B.指令译码器 ID
C.主存地址寄存器 MAR; D.程序状态字寄存器 PSWR
- 16、对应 CISC 处理器，下面是关于中断响应的叙述，错误的是（ ）。
- A.每条指令结束后，都会转到一个中断响应周期
B.在中断响应周期，CPU 首先通过设置中断允许/屏蔽触发器来关中断
C.中断响应过程中，CPU 把返回地址送到堆栈
D.中断响应过程中，CPU 把取得的中断服务程序的入口地址送 PC

- 17、总线主设备指的是 ()。
- A. 总线上的主要输入输出设备 B. 总线目标设备
C. 可申请并能获得总线使用权的设备 D. 总线控制器
- 18、假定一个磁盘的转速为 7200RPM (转/分)，磁盘的平均寻道时间为 20ms，平均数据传输率为 1MB/s，不考虑排队等待时间。那么读一个 512 字节的扇区的平均时间大约为 ()。
- A.14.7 ms B.18.8 ms C.24.7 ms D.28.8 ms
- 19、以下给出了改善计算机性能的四种措施：
- ① 用更快的处理器来替换原来的慢速处理器
② 增加处理器，使得不同的处理器同时处理不同的任务
③ 优化编译生成的代码使得程序执行的总时钟周期数减少
④ 在 CPU 和主存之间增加 Cache
- 以上措施中，哪些措施能缩短程序的响应时间？ ()
- A.①和②和③ B.①和②和④
C.①和③和④ D.全部
- 20、以下哪个特点不是 RISC 所具有的？ ()
- A. 只有 Load/Store 指令才能访存，运算指令不能访存
B. 指令格式规整，指令条数少
C. 采用微程序设计控制器
D. 通用寄存器数量多

二、 判断题（每小题 1 分，共计 10 分） 用 O 表示正确，用 X 表示错误。

- 1、 两台机器，主频高的比主频低的处理速度快。 ()
- 2、 采用先行进位的加法器，不会随着位数增加而导致计算延时的增加。 ()
- 3、 分级/层结构存储系统中，CPU 可以直接访问 Cache，而不能直接访问辅存。 ()
- 4、 采用寄存器间接寻址方式的操作数一定在存储器中。 ()
- 5、 与 SRAM 芯片相比，DRAM 芯片的集成度更高、速度更快。 ()
- 6、 在设计指令系统时，取下条指令的地址一般总是明确地在指令中给出。 ()
- 7、 在 DMA 传送期间，由于 CPU 已释放总线，故 CPU 不能执行任何指令。 ()
- 8、 显示器的分辨率越高所占用的显存空间就越大。 ()
- 9、 采用信号线复用方式能提高总线带宽。 ()
- 10、 程序查询 I/O 方式和程序中断 I/O 方式下，外设与内存之间通过 CPU 交换数据。()

三、简答题（每小题 6 分，共计 30 分）

1. 请解释下列术语

(1) 机器字长

(2) 相联存储器

(3) 微程序

(4) MIPS


2. 为什么浮点数要进行规格化？采用 IEEE754 单精度浮点表示,一个数为 45100000H，则该数的十进制值是多少？

3. 何谓集中式仲裁和分布式仲裁？二者各有何优缺点？

4. 设某总线中数据线数为 32 条，该总线的时钟频率是 66MHz，假定一个总线周期等于一个总线时钟周期，且一个总线周期进行一次数据传送，求该总线的带宽是多少？

5. 简述程序中断方式和 DMA 方式的异同点。

四、(8 分) 设 CPU 共有 16 条地址线，8 条数据线， $\overline{MREQ}$ 为访存控制信号（低电平有效），用 $R/\overline{W}$ 作访问存储器的读写控制信号（高电平为读，低电平为写）。现有芯片和各种门电路（门电路自定）如下图所示。



要求存储器系统地址空间分配为：最高 4KB 地址空间为系统程序区，紧相邻的 4KB 地址空间为系统程序工作区，最低 16KB 地址空间为用户程序区。

- (1) 指出选用的存储芯片类型及数量？
- (2) 给出 ROM 区和 RAM 区的地址范围。
- (3) 画出 CPU 与存储器的连接图。

五、(10 分) 某机 16 位计算机，主存容量为 64KB，4 个通用寄存器 (AX, BX, CX, DX)，2 个暂存器 X 和 Y，一个程序计数器 PC、一个数据缓冲寄存器 DR，一个地址寄存器 AR，寄存器均是 16 位，若该机的指令系统采用单地址指令，具备 65 种操作 (包括 Load 和 Store)，操作码位数固定，且具有直接、相对、寄存器寻址和寄存器间址四种寻址方式，除了 Load 和 Store 两条指令可以直接寻址且指令长度为双字长外，其他均为单字长指令。请设计该指令系统，使得每条指令的寻址范围最大化。

- (1) 画出指令系统的格式，并指出各字段的作用；
- (2) 分析该指令系统直接寻址的最大范围 (十进制表示)；
- (3) 分析该指令系统寄存器间址的寻址范围 (十进制表示)；
- (4) 分析该指令系统相对寻址的位移量为多少？(十进制表示)；
- (5) 分析该指令系统的寄存器编号为几位？(十进制表示)。

六、(10 分) 某计算机存储器按字节编址，虚拟 (逻辑) 地址空间大小为 16MB，主存 (物理) 地址空间大小为 1MB，页面大小为 4KB；Cache 采用直接映射方式，共 8 行；主存与 Cache 之间交换的块大小为 32B。系统运行到某一时刻时，页表的部分内容和 Cache 的部分内容分别如图 1 和图 2 所示，图中页框号及标记字段的内容为十六进制形式。

虚页号	有效位	页框号	...
0	1	06	...
1	1	04	...
2	1	15	...
3	1	02	...
4	0	-	...
5	1	2B	...
6	0	-	...
7	1	32	...

图 1 页表的部分内容

行号	有效位	标记	...
0	1	020	...
1	0	-	...
2	1	01D	...
3	1	105	...
4	1	064	...
5	1	14D	...
6	0	-	...
7	1	27A	...

图 2 Cache 的部分内容

- (1) 虚拟地址共有几位，哪几位表示虚页号？哪几位表示页框号 (物理页号)？
- (2) 使用物理地址访问 Cache 时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。
- (3) 虚拟地址 007FA0H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否 Cache 命中？要求说明理由。

七、(12 分) 某模型机数据通路如下图所示，加法指令“ADD R2,(R1)”，其功能为 $R2+(R1) \rightarrow R2$ ，即将 R1 所指示的存储器单元内容与 R2 相加，然后将结果送到寄存器 R2；转移指令 JMP R1，其功能为 $R1+PC \rightarrow PC$ ，即将 R1 内容与 PC 内容相加送到 PC。




图 2

下表给出上述指令取指和译码阶段每个时钟周期的功能和有效控制信号，请按下表中取指令、译码描述方式，分别给出 ADD 指令和 JMP 指令执行阶段每个时钟周期的功能和微控制信号。

时钟	功能	有效控制信号
C1	PC→I-Cache	无
C2	I-Cache→IR	$R/\overline{W}$
C3		无
C4	译码	无